花费 61 ms
编译出错解决方法

本文转载自网络。 Error (10228): Verilog HDL error at test.v(1): module "test" cannot be declared more than ...

Tue Oct 27 04:23:00 CST 2015 0 2708

 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM